某系统为了提高采样速率,采用4片模数(全并行A/D)转换器构成并行交替式数据采集系统,原理框图如图7.20所示.系统信号源为30MHz的方波,时钟信号CLK为10MHz(要求占空比为1:1).并行交替式数据采集系统利用4片ADC轮流对同一个模拟输入信号进行采样,分别存人各路对应的64单元的存储器中,其对应各路AD所需的采样信号波形如图7.21所示,脉冲分配电路可用计数器+译码器构成.试根据系统设计参数要求,完成各部分电路的设计,器件任选.
(1)分频电路;
(2)脉冲分配电路;
(3)地址发生器电路设计;
(4)说明每个地址发生器所使用的时钟信号分别是什么?
A.Ⅰ、Ⅱ、Ⅲ
B.Ⅱ、Ill、1V
C.Ⅰ、Ⅱ、Ⅳ
D.Ⅰ、Ⅲ、Ⅳ
A.一目永久完全失明及一下肢踝关节以上缺失
B.四肢关节机能永久完全丧失
C.咀嚼、吞咽机能永久完全丧失
D.中枢神经系统机能或胸、腹部脏器机能极度障碍,暂时不能从事任何工作,为维持生命必要的日常生活活动全需他人扶助
A.一目永久完全失明及一下肢踝关节以上缺失
B.四肢关节机能永久完全丧失
C.咀嚼、吞咽机能永久不完全丧失
D.中枢神经系统机能或胸、腹部脏器机能极度障碍,暂时不能从事任何工作,为维持生命必要的日常生活活动全需他人扶助